



Français 1 of 4

Images Description and Claims (13 Kb)

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(11) WO 01/88994

(13) A1

(21) PCT/JP01/03979

(22) 14 May 2001 (14.05.2001)

(25) Japanese

(26) Japanese

(30) 2000-140292

12 May 2000


JP

(12.05.2000)

- (43) 22 November 2001 (22.11.2001)
- (51)⁷ H01L 29/732, 29/737, 21/331
- (54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE THEREOF
- (71) MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 571-8501 (JP).
- (71) 松下電器産業株式 社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 571-8501 大阪府門 市大字門 1006番地 Osaka (JP).
- (72) OHNISHI, Teruhito [JP/JP]; 60-1-1202, Yamanoue-Kitamachi,
- (75) Hirakata-shi, Osaka 573-0049 (JP). ASAI, Akira [JP/JP]; 9-5-12-1303, Uehonmachi, Tennoji-ku, Osaka-shi, Osaka 543-0001 (JP).
- (72) 大西照人 (OHNISHI, Teruhito) [JP/JP]; 573-0049 大阪府枚方市山
- (75) 之上北町60-1-1202 Osaka (JP). 井 明 (ASAI, Akira) [JP/JP]; 543-0001 大阪府大阪市天王寺 上本町9-5-12-1303 Osaka (JP).
- (74) MAEDA, Hiroshi, et al; Taihei Bldg., 4-8, Utsubohonmachi 1-chome, Nishi-ku, Osaka-shi, Osaka 550-0004 (JP).
- (74) 前田 弘(MAEDA, Hiroshi), et al; 550-0004 大阪府大阪市西 本町1丁目4番8 太平ビル Osaka (JP).
- (81) CN, KR, US
- (84) European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)

Published

- with international search report
- (57) An Si1-xGex layer (111b) consisting of an i-S1-xGex layer and a P+ Si1-xGex layer, which functions as a base, is formed on a collector layer (102). A silicon cap layer (111a) for an emitter is formed on the P+ Si1-xGex layer. On the silicon





cap layer (111a) in a base opening (118), an emitter contact (129) is formed which consists of an N- polysilicon layer (129b) containing phosphorus within the limit of solid solution to single-crystal silicon and a heavily phosphorus-doped N+ polysilicon layer (129a). The silicon cap layer (111a) is prevented from being doped with excessive phosphorus (P) to keep a proper doping concentration distribution in the base layer. The silicon cap layer (111a) may include a p-type impurity in its upper portion. A proper distribution of p-type doping concentration is thus maintained in the base layer in an NPN bipolar transistor.





Français 1 of 4

...

₽ 2002-0039319

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. 7	(11) 岩洲世章 특2002-009319
H01L 21/331	(48) 공개일자 2012년05월25일
(21) 출원번호	10-2002-7000394
(22) 출원일자	2002년01월 11일 · · · · · · · · · · · · · · · · · ·
世역문제출입자	그는 이 기업에 대한 대한 대한 대한 대한 대한 대한 경우 사람들은 대한
(86) 국제출원번호	PCT/JP2001/03979 (87) 국제공개번호 W0 2001/88994 2001년05월14일 (87) 국제공개일자 2001년11월22일
(86) 국제출원출원일자 (81) 지정국	2001년05월14일 (87) 국제공개입자 2001년11월22일 국내특허 : 중국 대한민국 미국 EP 유럽특허 : 오스트리아 벨기에 스
(0) 284	
	위스 사이프러스 독일 연마크 스페인 핀란드 프랑스 영국 그리스 아일랜드 이탈리아 특성부르크 모나코 네덜란드 포르투함 스웨덴 터
(30) 우선권주장 (71) 출원인	JP-P-2000-00140232 2000년05월12일 일본(JP) 마츠시티 덴끼 산교 카부시키가에서
(20) EHOLTI	일본 오오시카호 가도마시 오오아자 가도마 1006 오나시네무허토
(72) 발명자	
	일본국오오사카후히라카타시아마노우에키타마치60-1-1202
	아사이아키라
	일본국오오사카후오오사카시덴노지쿠우메혼마치9-5-12-1303
(74) 대리인	시는 김영철 이번 이번 사람들은 사람들은 보는 사람들이 되는 사람들이 되었다.
ANST: SE	
/EA\ MC # 704 FI T	73 T 1-61-14

(54) 반도체장의 및 그 제조범인

RY.

클릭터용(102) 상에, 베이스로서 기능하는 I-Si, Ge,용 및 P^{*}Si, Ge,용으로 이루어지는 Si, Ge,용(111b) 이 구성되며, P^{*}Si, Be,용 상에, 에미터가 될 실리콘캡용(111a)이 형성된다. 베이스 개구부(118) 내에서 실리콘캡용(111a)이 상에, 단결정 실리콘에로의 고용한계 이하의 인을 포함하는 N^{*}플리실리콘용(129b)과, 고 농도의 인을 포함하는 N^{*}플리실리콘용(129b)으로 이루어지는 에미터 인율진국(129)이 형성된다. 실리콘캡용(111a)에 고 농도의 인(P)이 과잉 도핑되는 것을 억제하여, 베이스용의 불순물 농도본포를 적정하게 유지한다. 실리콘캡용(111a) 상부에 P형 불순물을 포함시켜도 된다. NPN 바이플라 트랜지스터에서 베이스용의 P형 불순물 농도본포가 적정하게 유지된다.

QHS

4201

클릭터총, 실리콘캡슐, 베이스 개구부, 에미터 인출전국

BANK

刀会是ひ

본 방명은 반도체장치 및 그 제조방법에 관하며, 특히 헤테로 바이즐라 트랜지스터, 또는 이를 포함하는 BI-CNOSCIBIO스에서 불순을 동도분포의 적정화 대책에 관한 것이다.

坦君刀会

최근, 실리콘기판 상에 형성되는 바이출라 트랜지스터에 SI/SiGe, SI/SiC 등의 해테로접함 구조를 포함시 킴으로써, 보다 우수한 전도욕성을 주어 더욱 고주파영역 동작을 실현시키는 해테로 바이출라 트랜지스터(HBT)의 개발이 급진전되고 있다. 이 HBT는 실리콘기관 상에 SIGe용을 에피액설성장시키고 이 SI/SiGe 해테로접함 구조를 이용하는 것으로, 지금까지 GaAs 등의 화합을 반도체기관을 이용한 트랜지스 터가 아니면 동작시킬 수 없었던 고주파수 영역에서도 동작하는 트랜지스터를 실현할 수 있다. 이 HBT는 십리콘리판, SIGe용 이라는 범용 실리콘프로세스와 천화성 중은 재료로 구성되므로, 고 집적도나 저 원가 라는 커다란 이정을 갖는다. 특히 HBT와 MOS트한지스터(MOSFET)을 공통 실리콘기판 상에 형성하며 집적 화 함으로써, 고성등 BI-CMOSCIHOI스를 구성할 수 있으며, 이 BI-CMOSCIHOI스는 통신관계에 이용 가능 한 시스템 LSI로서 유망하다.

그래서 BI-CMOSCIBIOI스 중의 BIOI출라 트랜지스터로서 지금까지 SI/SI, Be,LI SI/SI, C, 등 헤테로집합 구조를 포함하는 HBT가 제안 시험제작되었다. 그 중에서도 SI/SI, Be,형 HBT는 실리본과 게르마늄이 거의 견체범위에서 고용(西형) 가능하다는 성집과, 예곡을 중으로써 발생하는 밴드객의 변화를 이용하여, 밴드객을 연속적으로 조정합 수 있다는 등의 점에서 유망시 되고 있다. 이 때문에 심리본용만을 갖는 MOSFET와 SI/SI, Be,형 HBT를 공룡 실리본기판에 구성시킨 SIGE-BICMOS 디바이스에 대한 제안이 많이 형해지고 있다.

도 12는 중래의 \$18e-81040\$CIUH이스의 제조공정을 LIEH내는 단면도이다. 도 12에 LIEH내는 바와 같이, (001)를 주면으로 하는 실리콘기판(500)의 상부는 에피택설성장법, 이온주입법 등에 의하여 도입된 인 등의 사형 탐순률을 합유하는 깊이 1년로의 역행 힘(retrograde well)(501)이다. 실리콘기판(500) 표면 부근의 영역에서 사형 탐순률동도는 1×10 atoms: cm * 정도로 조정된다. 또 소자분리로서, 산화실리콘이 매입된 얕은 트렌치(503)와 비도프 즐리실리콘막(505) 및 이를 탐러싸는 실리콘산화막(506)으로 구성되는 깊은 트렌치(504)가 형성된다. 각 트렌치(503 504)의 깊이는 각각 0.35cm 2cm 정도이다.

또 실리콘기관(500) 내의 트런치(503)에 의하여 됩러써이는 영역에 탐렉터용(502)이 형성되며, 실리콘기 판(500) 내 탐렉터용(502)과는 얕은 트렌치(503)로 분리된 영역에 역행 웹(501)을 개재하고, 클렉터용(502) 전국과 접촉하기 위한 N^{*}플랙터 인출용(507)이 형성된다.

또한 실리콘기판(500) 상에는 클랙터 개구부(510)를 갖는 두째 약 30m의 제 1 퇴적산화막(508)이 형성된다. 또 실리콘기판(500)의 클랙터 개구부(510)에 노출되는 부분과 제 1 퇴적산화막(508)과의 위에는 두째 약 실리콘기판(500)의 클랙터 개구부(510)에 노출되는 부분과 제 1 퇴적산화막(508)과의 위에는 두째 약 20m의 비디프 총(I-SI, 8e,총)과, P형 불순물이 도핑된 두째 약 40m의 도프 총(P*Si, 8e,총)으로 이루어지는 Si, 8e,총(511b)이 형성되며, 다시 그 위에 두째 약 40m의 실리콘캡송(511a)이 적총된다. 이 실리콘캡송(511a)과 Si, 8e,총(511b)에 의하여 Si/Si, 8e,총(511)이 구성된다. Si/Si, 8e,총(511)은, 클랙터 개구부(510) 내에서는 바람이 되는 실리콘기판(500) 상에 에피택설성장된 단결정구조를 갖지만, 제 1 퇴적산화막(508) 상에서는 다결정구조로 된다.

또 SI/SI, 6e, 8(511) 상에는 두頭 약 30m의 에치스토퍼용 제 2 퇴적산화막(512)이 구성되며, 제 2 퇴적 산화막(512)에는 베이스접합용 개구부(514) 및 베이스 개구부(518)가 형성된다. 그리고 베이스접합용 개 구부(514)를 메우고 제 2 퇴적산화막(512) 상으로 연장되는 두폐 약 150m의 P[†]롭리실리콘총(515)과 제 3 퇴적산화막(517)이 구성된다.

또한 P^{*}를리십리콘용(515)과 제 3 퇴적산화막(517) 중 제 2 퇴적산화막(512) 베이스 개구부(518)의 위쪽에 위치하는 부분은 개구되며, P^{*}를리십리콘용(515)의 축면에는 두메 약 30ma의 제 4 퇴적산화막(520)이 형성되고, 또 제 4 퇴적산화막(520) 상에 두메 약 100ma의 플리십리콘으로 이루어지는 축벽(521)이 구성된다. 그리고 베이스 개구부(518)를 메우고 제 3 퇴적산화막(517) 상으로 연장되는 사 플리십리콘용(529)이 구성되며, 이 N 플리십리콘용(529)은 에미터 인출전국으로서 기능한다. 상기 제 4 퇴적산화막(520)에 의하여 P^{*}를리십리콘용(515)과 N 플리십리콘용(529)이 전기적으로 접면될과 등시에, P^{*}플리십리콘용(515)으로부터 N 플리십리콘용(529)으로의 불순을 확산이 저지된다. 또 제 3 퇴적산화막(517)에 의하여 P^{*}플리십리콘용(515)의 상면과 N 플리십리콘용(529)이 절면된다.

또한 클릭터 인출용(507), P^{*}를리실리콘용(515) 및 N^{*}즐리실리콘용(529)의 표면에는 각각 TI실리사이드 총(524)이 형성되며, N^{*}플리실리콘용(529)과 P^{*}플리실리콘용(515)의 바깥쪽 면은 속벽(523)으로 때복된다. 또 기관전체가 용간접면막(525)으로 때복되며, 용간접면막(525)을 관룡하여 N^{*}클릭터 인출용(507), 외부베이스의 일부인 P^{*}플리실리콘용(515) 및 에미터 인출전국인 N^{*}플리실리콘용(529) 상 TI실리사이드 총(524)으로 도달하는 접속공이 각각 형성된다. 그리고 이 각 접속공을 메우는 ♥플러그(526)와, 각 ♥플러그(526)에 접속되어 총간절면막(525) 상으로 연장되는 금속배선(527)이 구성된다.

여기서, 도 12의 부분확대도에 나타내는 어미터 : 베이스접합부의 구조에 대하여 설명하기로 한다. SI, 6e, 6 (511b) 중 베이스 개구부(518)의 마래쪽에 위치하는 부분이 내부베이스(519)(진성 베이스)로서 기능한다. 또 실리콘캡션(511a) 중 베이스 개구부(518)의 바로 아래쪽에 위치하는 부분이며, N^{*}플리실리콘션(529)으로부터의 확산에 의하여 봉조가 도입된 부분이 에미터(530)로서 기능한다.

그리고 SI/SI, 66,용(511) 중 베이스 개구부(518)의 하방영역을 제외한 부분과 P^{*}플리실리콘용(515)에 의하여 외부베이스(516)가 구성된다. 단, 부분확대도에 나타나는 부분에서는 SI/SI, 66,용(511) 중 베이스 개구부(518)의 하방영역을 제외한 부분이 외부베이스(516)로서 기능한다.

상습한 바와 같은 구조에 의하여 실리콘 단결정으로 이루어지는 N⁺형 에미터(530)와, 주로 Si_n6e, 단결 정으로 된 P⁺형 내부베이스(519)와, 실리콘 단결정으로 된 클랙터를(502)를 구비한 Si/Si6e계 MPN 해테로 바이즐라 트랜지스터가 구성된다. 단, 에미터 베이스 클랙터를 구획하는 것은 Si/Si6e결정의 경계라기보다는 불순률의 도견형이 변화하는 부분이므로, 정확하게는 불순률 프로파일 여하에 따라 에미터 베이스 클랙터의 경계도 변화하게 된다. 특히 고주파신호 증폭용 디바이스로 이용할 경우에는, 내부베 이스(519)의 P형, 불순물인 봉소(B)의 프로파일이 매우 중요하므로, SIL-66.송(511b)을 퇴적시킬 때는 다음과 같이 한다.

도 13에 나타낸 바와 같이, 클렉터총(심리콘기판) 상에 비도프 (-Si,,6e,총(x는 일정함)를 에띠택설 성장시킨 후, 그 위에 봉소(B)를 도핑한 P^{*} Si,,6e,총(x는 변화함)과 실리콘캡슐을 순차 에띠택설성장 시킨다도 13의 오른쪽에는 베이스슐 형성을 위한 결정성장 시의 봉소농도와 게르마늄 합유량의 분포가 나타나있다. 즉 P^{*} Si, 6e,총의 최상부에서는 게르마늄 합유율이 거의 0이 되어 실리콘캡슐과의 조성 차이는 거의 없어진다. 또 그 후의 공정에서 고온처리가 가해집으로써 P^{*} Si, 6e,총 중의 봉소가 확산되어, 실리콘캡슐과 I-Si, 8e,용 일부에도 봉소가 확산된 완만한 봉소의 농도분포를 나타내게 된다.

그런데, 상기 중래의 SI/SIGE 헤테로 바이랍라 트랜지스터에 있어서, 제조공정 중의 SI, Ge, 총(5) lb) 중 봉소(8)의 확산을 억제하고, 최종적으로 적정한 봉소 농도프로파일을 안정되게 유지하는 것이 어려웠다. 또한 봉소의 확산에 의하여 헤테로 바이돌라 트랜지스터의 고주파영역에서의 특성이 약화됨을 맡게 되었다. 그래서 본 발명자들은, 봉소의 농도프로파일이 봉과되는 원인을 규명하기 위해 다음과 같은 실험을 실시했다.

도 14는 중래 SI/Si6e 해테로 바이를라 트런지스터의 에미터, 베이스영역의 인(P)과 봉소(B)의 봉도분포와, 게르마늄 합유율에 대한 SIKS에 의한 측정데이터를 나타내는 도면이다. 도 14에서 가로속은 0점을 편의적으로 정한 상대적 것이를 나타내며, 세로속은 인(P), 봉소(B)의 농도(atoms cm)와 게르마늄의 합유율에 상당하는 미차이온 강도(카운트수)를 나타낸다. 도 14에 나타낸 비와 같이, 게르마늄의 합유율은 준급한 경사구조를 나타내며 양호한 조성이 일어짐을 할 수 있다. 그러나 P^{*}SI, 6e,층에서 봉소(B)의 농도분포가 완만해져, 실리콘캡슐(511a)의 대부분으로까지 봉소(B)가 크게 확산됨을 할 수 있다. 여기서 봉소(B)의 증류에는 증류이 서로 다른 10명의 118가 있다. 에피텍젤 성장 중의 in-situ 도점으로 봉소를 SI, 6e,층 중으로 도입할 경우에는, SI, 6e,층 중에 108와 118가 혼재하지만, 미온주입에 의하여 봉소(B)를 SI, 6e,층 양으로 도입할 경우, SI, 6e,층 중에는 11명에 존재하지 않음은 이미 알려져 있다. 또, SIKS속정 시: 시료증 봉순을 동의 원자가 스퍼터링되는 영역에는 어느 정도 쪽이 있으므로, SIKS의 측정데이터 중에 반드시 각 영역 범위와 불순률 농도와의 개략적 경향은 나타난다.

도 14에 나타낸 바와 같이 봉소(B)의 농도분포가 예상 이상으로 넓어져버리는 것에 대해서 이직 완전하게 해명된 것은 아니지만, 도 14에 나타내는 데이터나 그 밖의 실험에 의하여 분명해진 사실에서, 에미터용 에서의 인 농도와 봉소(B) 농도 사이에 어떤 상관관계가 존재할 가능성이 강하다. 즉 에미터에서 인(P) 의 농도가 높을수록 P^{*}Si_다® 등 중에서 봉소(B)의 농도분포가 넓어지는 경향을 보였다. 그리고 인(P)의

농도가 높으면 봉소(8)의/확산이 촉진된다는 것에 대해서는, 집 결할이 관여하는 것으로 생각된다. 즉 점 결할이 고농도로 존재하면 봉소원자와 실리콘이나 게르마늄 원자와의 치환에 의한 확산뿐 아니라, 점 결합을 통해 봉소원자의 이동이 가능해지는 점에서, 고온처리 시 봉소원자의 확산속도가 높아지 봉소(8) 의 농도분포가 완만해지는 것으로 생각된다.

이는 다음과 같은 인(P)의 농도분포에서 유도된다. 도 14에 나타내는 인(P)의 실리콘캡슐 중 동도분포에서, 영역(Rel)에는 실리콘 단결정에의 고용한계(약 1×10 atoms cm) 이상의 인(P)이 포함되게 되며, 미를 인(P) 중 고용되지 못하는 분량은 격자간 위치로 들어가거나, 공공을 열성하거나 하여 점 결합을 받생시키는 것으로 생각된다. 즉 Si, Ba,중에서 인(P)의 동도가 높으면 점 결합 수가 중대하는 점에서, 봉소(B) 확산이 측진되어 농도분포가 넓어지는 것으로 생각된다.

한편, 증래의 에미터 인출전국으로서 기능하는 N^{*} 즐리실리콘슨(529)에서는 도 14에 나타나는 바와 같이, 5.0×10^{**} atoms·cm^{*} 정도의 인(P)이 도핑되며, 실리콘 단결정 중으로의 고용한계에 비해 매우 고농도 이다. 이는 폴리실리콘 중에서는 불순률이 입자계로 편석되는 경향이 강하기 때문에, 전체적으로 고농도 의 인(P)을 도핑 해두지 않으면 저 저항화를 위해 필요한 불순률의 활성화율을 얻을 수 있기 때문이다.

世界의 各利县 世界

본 발명의 목적은, 에미터 인출전국, 에미터의 저 저항성이나 바이물라 트랜지스터의 원하는 등작에 필요한 남순물농도를 유지하면서 실리콘접출 중의 봉소(8) 등 7억 불순물의 확산을 억제하는 수단을 강구합으로써, 해대로 바이돌라 트랜지스터의 베이스용에서 1억 불순물의 농도본포를 적정하게 유지하고, 이로써 고주파력성 등의 전기적 특성이 우수한 바이쫄라 트랜지스터로서 기능하는 반도체장치 및 그 제조방법을 제공하는 데에 있다.

본 발명의 제 1 반도체장치는 협력터용으로 기능하는 N형 제 1 단결정 반도체용을 갖는 기관과, 상기 제 1 단결정 반도체용 상에 형성되며 베이스용으로서 기능하는 P형 제 2 단결정 반도체용과, 상기 제 2 단결정 반도체용 상에 형성되고 상부에 고용한계 미하 농도의 인을 할유하며, 적머도 일부가 에미터로서 기능하는 제 3 단결정 반도체용과, 상기 제 3 단결정 반도체용의 상기 상부보다 고농도의 인을 할유하는 반도체용으로 이루어지는 에미터 인합전국을 구비한다.

이로써, 에미터용으로서 기능하는 제 3 단결정 반도체용에는 고용한계 이하 농도의 인만 합유되므로, 제 3 단결정 반도체용 중에서 집 결합의 발생이 억제된다. 따라서 제 3 단결정 반도체용 아래쪽에 위치하는 제 2 단결정 반도체용 중의 P형 불순물, 예를 들어 봉소의 확산이 억제되어, 베이스용으로서 기능하는 제 2 단결정 반도체용에서의 P형 불순물 농도분포가 적정하게 유지되게 된다. 본, 발명의 제 2. 반도체장치는, 클랙터층으로 기능하는 N형 제 1 단결정 반도체총을 갖는 기관과, 상기 제 1 단결정 반도체총 상에 형성되며 P형 불순물을 할유하고 베이스층으로서 기능하는 P형 제 2 단결정 반도체층과, 상기 제 2 단결정 반도체총 상에 형성되며 적어도 상부에 있어서 P형 불순물과 이 P형 불순물 농도보다 고농도의 인을 함유하고, 적어도 일부가 에미터로서 기능하는 제 3 단결정 반도체층을 구비한다.

미로씨, 제 3 단결정 반도체층에 P형 불순물이 합유되면, 제 2 단결정 반도체층 중의 P형 불순물, 예를 들어 봉소의 확산이 억제될을 경험적으로 알 수 있으므로, 베이스층으로서 기능하는 제 2 단결정 반도체 층에서 P형 불순물의 농도분포가 적정하게 유지된다. 한편, 제 3 단결정 반도체층의 상부는 N형 에미터 로서 기능하지만, 제 3 단결정 반도체층 상부에는 같은 영역 내의 P형 불순물 농도보다 고농도의 인이 합 유되므로, 바이플라 트랜지스터로서의 기능은 유지된다.

상기 제 3 단결정 반도체출의 상부에서 P형 불순물의 농도를, 상기 제 2 단결정 반도체층에서의 P형 불순물의 농도 이상으로 함으로써, 더욱 확실하게 제 2 단결정 반도체층 중의 P형 불순물 확산을 억제함 수 있다.

상기 제 1 단결정 반도체증을 실리콘증으로 하여, 상기 제 2 단결정 반도체종을 SiGe증 또는 SiGeC증으로 하고, 상기 제 3 단결정 반도체증을 실리콘증으로 할으로써, 고주파특성 등 전기적 특성이 우수한 Si/SiGe 또는 Si/SiGeC 헤테로 바이플라 트랜지스터가 얼마지게 된다.

본 발명의 제 I 반도체장치 제조방법은, 기판 상의 물렉터총으로서 기능하는 N형 제 I 단결정 반도체총 상에, 베이스총으로서 기능하는 P형 제 2 단결정 반도체총을 에피택설 성장시키는 공정(6)과, 상기 제 2 단결정 반도체총 상에 제 3 단결정 반도체총을 에피택설 성장시키는 공정(6)과, 상기 제 3 단결정 반도체 총 상에, 최하부에서 상기 제 3 단결정 반도체총의 고용한계 농도의 인을 제 3 단결정 반도체총으로 확산 시키는 농도 이하인 농도의 인을 합유하며, 상부에 있어서 상기 최하부보다 고농도의 인을 합유하는 반도 체총을 퇴적시키는 공정(c)과, 상기 반도체총 내의 인을 확산시키기 위한 열차리를 실시하여, 상기 제 3 단결정 반도체총 상부에 고용한계 이하 농도의 인을 도평하여, 바이플리 트랜지스터의 에미터를 형성하는 공정(d)을 포합한다.

이 방법에 의하여, 공정(d)의 열차리 시에 비정질실리콘총, 플리실리콘총 등 반도체총의 최하부로부터 제 3 단결정 반도체총으로의 고용한계를 초과하는 인의 확산이 억제되므로, 제 3 단결정 반도체총에서 정 결 합의 발생이 억제되고, 이로써 양호한 P형 불순물의 동도분포를 갖는 베이스를 구비하는 바이폴라 트랜지 스터가 형성되게 된다.

상기 공정(c)에서는, 상기 반도체출에 도핑하는 인의 농도를, 위촉을 향하여 단계적으로 높여도 되며, 위 촉을 향하며 연속적으로 높여도 된다.

본 발명의 제 2 반도체장치 제조방법은, 기판 상의 클렉터총으로서 거능하는 N형 제 1 단결정 반도체총 상에, 베이스총으로서 기능하는 P형 제 2 단결정 반도체총을 메피벅설 성장시키는 공정(6)과, 상기 제 2 단결정 반도체총 상에 제 3 단결정 반도체총을 메피벅설성장 시키는 공정(6)과, 상기 제 3 단결정 반도체 총의 적머도 상부에 P형 불순물을 도된하는 공정(6)과, 상기 제 3 단결정 반도체총 상에, 인을 합유하는 반도체총을 형성하는 공정(d)과, 상기 반도체총 내의 인을 확산시키기 위한 열처리를 실시하고, 상기 제 3 단결정 반도체총 상부에 상기 공정(c)에서 도핑된 P형 불순물보다 고농도의 인을 도핑하며, 바이플라 트랜지스터의 에미터를 형성하는 공정(e)을 포함한다.

이 방법으로써, 공정(c)에서 제 3 단결정 반도체총 상부에 도핑된 P형 불순물의 존재에 의하여; 경험적으로 그 후의 열처리 시에 제 2 단결정 반도체총 중의 P형 불순물 확산이 억제된다. 따라서 양호한 P형 불순물의 농도분포를 갖는 베이스를 구비한 바이폴라 트랜지스터가 형성되게 된다.

상기 공정(c)은, 상기 공정(b)과 통시에 P형 불순물을 도핑하면서 상기 제 3 단결정 반도체층을 에피택설 성장 시키거나, 상기 공정(b) 후에 삼기 제 3 단결정 반도체층 내에 P형 불순물 이온을 주입함으로써 실 시된다.

또 상기 공정(b) 후, 상기 공정(c) 전에, 상기 제 3 단결정 반도체출 상에 접면증을 형성하는 공정과, 상 기 절연층 상에, P형 불순물을 합유하는 반도체종을 형성하는 공정을 추가로 포함하며, 상기 공정(c)을 열처리에 의하여 상기 반도체종으로부터 상기 절연종을 통과시켜 상기 제 3 단결정 반도체총으로 P형 불 순물을 도입합으로써 실시해도 된다.

도면의 간단의 선명

도 1은 본 발명 제 1 실시에의 반도체장치인 HBT의 구성을 나타내는 단면도.

도 2의 (a). (b)는 제 1 실시에의 반도체장치 제조공정 중 클릭터 개구부에 SI/Si_c, Re, 총을 형성하는 공 정을 나타내는 단면도.

도 3의 (a)..(b)는 제 1 실시예의 반도체장치 제조공정 중 P⁺플리실리콘총에 베이스 개구부를 형성하는 공정을 나타내는 단면도.

도 4의 (a), (b)는 제 1 실시예의 반도체장치 제조공정 중 베이스 개구부에 P 폴리실리콘흥을 형성하는 공정을 LIEH내는 단면도

도 5의 (a), (b)는 제 1 실시예의 반도체장치 제조공정 중 P^{*}폴리실리콘총의 단부를 패터닝하는 공정을 나타내는 단면도.

도 6은 제 1 실시에에서, 에미터 인출전곡으로부터 실리콘기판에 이르는 중단면에서 인(P) 및 븅소(B)의 농도분포를 모식적으로 나타내는 도면.

- 도 7은 P*SI; 68,용에서 통소(B) 중속확산의 물리실리콘용 중 인(P)의 동도의존성에 관한 모의실험 결과 톱 LIEHU는 그림
- 도 8은 본 발명 제 2 실시여의 반도체장치인 HDT의 구성을 나타내는 단면도
- 도 9의 (a), (b)는 제 2 실시에의 반도체장치 제조광정 중 P 탈리실리콘총을 퇴적시킨 후, 봉소(B) 확산을 심시한 뒤에 베이스 개구부를 형성하는 공정을 나타내는 단면도.
- 도 10은 제 2 실시에에서 \$1/\$1,26,종의 총단면에서 인(P) 및 봉소(B)의 동도분포를 모식적으로 따른내 는 도면:
- 도 11은 산화막을 끼고 P^{*}즐리심리콘송으로부터 심리콘캡용으로 봉소(B)를 확산시켰을 때의 SIKS 욕장데 미터를 나타내는 그림
- 도 12는 좀래의 바이즐리 트랜지스터 구성을 나타내는 단면도.
- 도 13은 중래의 실리콘캡슐, P'SILABA 총 및 I-SILABA 총의 단연구조와 그 봉소 농도와 게르마늄 합유율 의 분포도를 나타내는 그림
- 도 14는 춍래 SI/SIBe 헤데로 바이oo라 트렌지스터의 에미터 에이스영역에서 인(P), 봉소(B)의 농도분포와, 게르마늄 이차이온 강도의 분포에 대한 SIKS에 의한 욕정데이터를 나타내는 도면
- 도 15는 본 발명 제 ! 실시에 변형에의 반도체장치인 HBT의 구성을 나타내는 단면도.
- 도 16은 본 발명 제 2 실시에 변형에의 반도체장치인 HDT의 구성을 나타내는 단면도.

MAIN

(제 1 실시에)

- 도 1은 본 법명 제 1 실시에의 혜택로 바이롭라 트랜지스터(HBT)인 반도체장치의 단면도이다. 당, 도 1 에는 HBT의 구조만을 나타내지만, 공통 기관 상에 (MOSCIHO)스가 구성되는 일이 많으며 그 경우, 도시하 지 않는 영역에 (MOSCIHO)스의 NIS트랜지스터가 형성되는 것으로 한다.
- 도 1에 나타내는 비와 같이.. (001)면을 주면으로 하는 실리콘기판(100) 상부는 에피백설성장법. 이온주업법 등에 의하여 도입된 인 등의 N월 불순률을 합유하는 깊이 1mm의 역행 웹(101)이다. 실리콘기판(100) 표면부근 영역의 N월 불순률농도는 1×10¹⁷ atoms cm⁻¹ 정도로 조정된다. 또 소자분리로서. 산화실리콘이 매입된 얕은 트렌치(103)와 비도프 폴리실리콘막(105) 및 이를 둘러싸는 실리콘산화막(106)으로 된 깊은 트렌치(104)가 형성된다. 각 트렌치(103, 104)의 깊이는 각각 0.35mm, 2mm 정도이다.
- 또 실리콘기관(100) 내의 트렌치(103)로 롭러싸이는 영역에 클릭터용(102)이 형성되며, 실리콘기관(100)내 클릭터용(102)과는 많은 트렌치(103)로 분리된 영역에 역행 행(101)을 개재하고, 클릭터용(102) 전국과 접촉하기 위한 N*클릭터 인접촉(107)이 형성된다.
- 또한 실리콘기판(100) 상에는 클릭터 개구부(110)를 갖는 두째 약 30m의 제 1 퇴적산화막(108)이 형성된다. 또 실리콘기판(100) 상면 중 클릭터 개구부(110)에 노출되는 부분과 제 1 퇴적산화막(108)의 위에는, 두째 약 30m의 비도프 총(1-Si, 8e,총)과 연봉 불순률이 도핑된 두째 약 60m의 도프 총(P^{*}Si, 8e, 총)으로 이루어지는 Si, 8e,총(11ib)에 형성되며, 다시 그 위에 두째 약 30m의 실리콘캡ــ (11ia)에 적용된다. 이 실리콘캡ـ (11ia)과 Si, 8e,총(11ib)에 의하여 Si/Si, 8e,총(11i)에 구성된다(부분확대도 참조). Si/Si, 8e,총(11i)은, 실리콘기판(100) 중 클릭터 개구부(110)에 노출되는 부분 위에서; 바탕이 되는 실리콘기판(100)의 결정구조에 따른 단결정구조를 가지며, 제 1 퇴적산화막(108) 상에서는 다결정구조를 갖는다. 또, 주로 Si, 8e,총(11ib)의 중 증암부(후술하는 베이스 개구부(118)의 하범경역)의 하부가 내부베이스(119)로 되어, 실리콘캡슐(11ia)의 중앙부가 에미터층으로 된다. 또한 Si, 8e,총(11ib)의 대부분은 봉소(8) 등 P형 불순률에 의하여 2×10 ** atoms ca 정도로 도핑된다.
- SI/SI, 66,8(11) 및 제 1 퇴적산화막(108) 상에는 두째 약 30m의 에치스토퍼용 제 2 퇴적산화막(112) 이 구성되며, 제 2 퇴적산화막(112)에는 베이스접합용 개구부(114) 및 베이스 개구부(118)가 형성된다. 또 베이스접합용 개구부(114)를 메우고 제 2 퇴적산화막(112) 상으로 연장되는 두째 약 150m의 P^{*}롭리 심리콘송(115)과 제 3 퇴적산화막(117)이 구성된다. 상기 SI/SI, 86,8(111) 중 베이스 개구부(118)의 하방영역을 제외한 부분과 P^{*}를리심리콘송(115)에 의하여 외부베이스(116)가 구성된다.
- 또한 P^{*}롭리실리콘용(115)과 제 3 퇴적산화막(117) 중 제 2 퇴적산화막(112) 베이스 개구부(118)의 위쪽에 위치하는 부분은 개구되며, P^{*}롭리실리콘용(115)의 축면에는 두째 약 30mm의 제 4 퇴적산화막(120)이 경영성되고, 또 제 4 퇴적산화막(120) 상에 두째 약 100mm의 롭리실리콘으로 이루어지는 축벽(121)이 구경된다.
- 대기서, 본 실시에의 특징으로서, 베이스 개구부(118)를 메우고 제 3 퇴적산화막(117) 상으로 연장되는 두피 약 100m의 N 플리실리콘용(129b)과, 두피 약 200m의 N 플리실리콘용(129a)으로 이루어지는 메미 터 인슐전극(129)이 구성된다(부분확대도 참조). 이와 같이 실리콘캡션(111a) 상에 직접 N 플리실리콘

총(129a)을 형성하지 않고 N 플러실리콘용(129b)을 양자간에 개재시킴으로써, 실리콘캡용(111a)으로 고 농도의 인(P)이 과잉 도핑되는 것을 억제할 수 있도록 구성된다. 본 실시예에서 실리콘캡용(111a)에는 N *플러실리콘용(129a)으로부터의 인(P) 확산에 의하여 기판의 깊이방향으로 ?×10²² atoms ca 에서 1×10²² atoms ca 정도까지의 분포로 인(P)이 도핑된다.

상기 제 4 퇴적산화막(120)에 의하여 P^{*}클리실리콘총(115)과 에미터 인출전국(129)이 전기적으로 접연될 과 동시에, P^{*}즐리실리콘총(115)으로부터 에미터 인출전국(129)으로의 불순률 확산이 저지된다. 또 제 3 퇴적산화막(117)에 의하여 P^{*}플리실리콘총(115)의 상면과 에미터 인출전국(129)이 접연된다. 또한 에미터 인출전국(129)과 P^{*}즐리실리콘총(115)의 바깥쪽 면은 속벽(123)으로 피복된다.

또한 클렉터 인출총(107); P^{*}클리실리콘총(115) 및 에미터 인출전국(123)의 표면에는 각각 TI실리사이드 총(124)이 형성된다. 여기서, P^{*}클리실리콘총(115)의 바깥쪽 면 구조는 도 12에 나타내는 중래의 HBT 구 조와 다르지만, 이는 P^{*}클리실리콘총(115)과 에미터 인출전국(123)의 패터닝 순서 차이에 의한 것이다.

또 기판 전체는 총간접연막(125)으로 피복되며, 총간접연막(125)을 완룡하여 N^{*}클렉터 인출총(107)과, 외부베이스의 일부인 P^{*}폴리실리콘총(115) 및 에미터 인출전극(129) 위의 대실리사이드총(124)에 도달 하는 접속공이 각각 형성된다. 그리고 이 각 접속공을 메우는 \$플러크(126)와, 각 \$플러크(126)에 접속 되며 총간접연막(125) 상으로 연장되는 금속배선(127)이 구성된다.

여기서, 상술한 바와 같은 각 총의 두꼐는 전형적인 값을 나타내며, HBT의 종류나 용도에 따라 적당한 두 제가 이용 가능하다.

여기서, 도 1의 부분확대도에 나타내는 에미터 베이스접합부의 구조에 대하여 설명하기로 한다. Si. 48, 총(111b) 중 베이스 개구부(118)의 마래쪽에 위치하는 부분이 내부베이스(119)(진성 베이스)로서 기능한다. 또 실리콘접촉(111a) 중 베이스 개구부(118)의 바로 마래쪽에 위치하는 부분이며, 에미터 인출 전국(129)으로부터의 확산에 의하며 봉소가 도입된 부분이 에미터(130)로서 기능한다.

그리고 SI/SI, Ba용(111) 중 베이스 개구부(118)의 하방영역을 제외한 부분과 P^{*}를리설리콘용(115)에 의하여 외부베이스(116)가 구성된다. 단, 부분확대도에 나타나는 부분에서는 SI/SI, 8a,용(111) 중 베이스 개구부(118)의 하방영역을 제외한 부분이 외부베이스(116)로서 기능한다.

상습한 바와 같은 구조에 의하여 실리콘 단결정으로 이루어지는 N^{*}형 메미터(130)와, 주로 SI₊66, 단결 정으로 이루어지는 P^{*}형 내부베이스(119)와, 실리콘 단결정으로 이루어지는 클릭터숍(102)을 구비한 SI/SI66계 NR 헤테로 바이즐라 트런지스터가 구성된다. 단, 메미터 베이스 클릭터를 구획하는 것은 SI/SI66결정의 경계라기보다 불순물의 도전형이 변화하는 부분이므로, 정확하게는 불순물의 동도프로파임 여하에 따라 메미터 베이스 클릭터의 경계도 변화하게 된다. 특히 내부베이스(119)의 P형 불순물인 등 소(8)의 동도프로파임이 가장 중요하므로, SI₊86.후(111b)을 퇴적시킬 때는 중래와 마찬가지로 도 13에 서 설명한 바와 같이 한다.

다음으로, 도 1에 나타내는 구조를 실현하기 위한 제조공정에 대하여 도 2의 (a)-도 5의 (b)를 참조하면 서 설명하기로 한다. 도 2의 (a)-도 5의 (b)는 제 1 실시예의 SI/SIGE HI미의 제조공정을 나타내는 단면 도이다. 또, 공통 기판 상에 CMOSCI바이스를 형성해도 되며, HBT만을 형성해도 된다.

우선 도 2의 (a)에 나타내는 공정에서, (001)면 주면으로 하는 실리콘기판(100)의 상부에, N형 불순물을 도괄하면서 실리콘 단결정용을 에피력설 성장시키거나, 또는 에피력설성장 후 고 에너지의 미온주입을 실시합으로써, 깊이 약 1세의 N형 역행 혈(101)을 형성한다. 단, 에피력설성장을 실시하지 않고 실리콘기판(100)의 일부에 미온주입을 실시하여 역행 혈(101)을 형성하는 것도 가능하다. 이때 실리콘기판(100) 표면부근의 영역은 HBT의 클릭터용이 되므로, N형 불순물 동도를 1×10¹⁷·atoms·cm 정도로 조정해 둔다.

다음에 소자분리로서, 산화심리콘이 매입된 얕은 트렌치(103)와; 비도프 톨리심리콘막(105) 및 이를 둘러 싸는 심리콘산화막(106)으로 구성되는 깊은 트렌치(104)를 형성한다. 각 트렌치(103)대 교이는 각각 0.35m, 2m 정도로 해둔다. 실리콘기판(100) 내에서 얇은 트렌치(103)로 둘러싸이는 영역이 플릭터 중(100)이 된다. 또 심리콘기판(100) 내의 플릭터중(102)과는 얇은 트렌치(103)에 의하여 분리된 영역에, 플릭터전국과 접속하기 위한 N 플릭터 인출종(107)를 형성한다.

다음으로 도 2의 (6)에 나타내는 공정에서, 테트리에록시설란(TEOS)과 산소를 미용한 화학기상성장법(CVID)를 처리온도 680°단에서 실시하여, 웨이퍼 상에 두께 약 30m의 제 1 퇴적산화막(108)을 현성한 후, 불산 등의 습식에청으로 제 1 퇴적산화막(108)에 흡력터 개구부(110)을 형성한다. 그리고 실리콘기관(100)의 합력터 개구부(110)에 노출된 부분을 암모니아수와 과산화수소수의 혼합적으로 처리하고, 그 부분에 두께 1mm 정도의 보호산화막을 형성한 상태에서 웨이퍼를 내꾸-CVIO장치의 햄버 내로 도입한다. 또 도입 후, 수소분위기 중에서 열처리를 실시합으로써 보호산화막을 제거한 후 550°C로 가열하면서 다실란(Si,4)과 게르만(664,)을 도입하여, 실리콘기관(100)의 물력터 개구부(110)에 노출된 표면 및 제 1 퇴적산화막(108) 상에 도 1의 부분확대도에 나타내는 두께 약 30m의 비도프 총(1-Si,66,층)을 선택적으로 메피택설성장 시킨 후, 550°C로 가열하면서 다실란(Si,4)과 게르만(664,)에, 도핑용 디보란(만4,66)을 합유하는 가스를 햄버 내로 도입하여, 1-Si,68,층 상에 약 60m의 P^{*}Si,68,층을 에피택설성장시킨다.

미로써 총 두제가 약 90m의 SI., 8e,용(111b)을 형성한다. 그리고 SI., 8e,용(111b)을 형성한 후, 연속적으로 행버 내로 공급하는 가스를 다실란으로 바꿈으로써, SI., 8e,용(111b)의 P*SI., 8e,용 위에 두페 약 30m의 실리콘캡슐(111a)을 에피택설성장 시킨다. 이 SI., 8e,용(111b)과 실리콘캡슐(111a)에 의하여 SI/SI., 8e,용(111)이 형성된다. 여기서, P*SI., 8e,용 중 봉소(8)의 동도는 2×10[®] atoms cm 이다. 이 때 실리콘캡슐(111a)에는 불순물을 도입하지 않는다. 그리고 주로 SI., 8e,용(111b) 중 중앙부의 하부가 내부베이스(119)가 된다.

다음으로 도 3의 (a)에 나타내는 공정에서, 웨이퍼 상에, 에치스토퍼가 될 막 두폐 30m의 제 2 퇴적산화막(112)을 형성한 후, 제 2 퇴적산화막(112) 상에 형성한 레지스트마스크(Pr1)를 미용하여 제 2 퇴적산화막(112)을 드라이에청으로 패터님하고 베이스접합용 개구부(114)를 형성한다. 이 때 SI/SI, &e, 용(111)의 중앙부는 제 2 퇴적산화막으로 피목되며, 베이스접합용 개구부(114)에는 SI/SI, &e, 용(111)의 일부와 제 1 퇴적산화막(108)의 일부가 노출된다. 다음에 활성영의 분리접합부에서의 스트레스 영향을 의제하기 위하며, 베이스접합용 개구부(114)의 형성에 이용한 레지스트마스크(Pr1)를 이용하여 봉소(B) 등 P형 불순률의 이온주입을 실시하여, 표면부근의 농도가 3×10 atoms cm 정도의 집합리크 방지용(113)을 형성한다.

다음으로 도 3일 (b)에 나타내는 공정에서 (CVOM 의하여 웨이퍼 상에, 봉소가 1×10² atoms cm² 이상의 고통도로 도핑된 두째 약 190m의 P² 즐리실리콘용(115)을 퇴적하고, 이어서 두째 약 190m의 제 3 퇴적산화막(117)을 퇴적시킨다. 다음에 드라이에정으로 제 3 퇴적산화막(117)과 P² 즐리실리콘용(115)을 패터닝하여, 제 3 퇴적산화막(117)과 P² 즐리실리콘용(115)의 중앙부에 제 2 퇴적산화막(112)에 달하는 베이스 개구부(118)을 형성한다. 이 베이스 개구부(118)는 제 2 퇴적산화막(112)의 중앙부보다 작으며, 베이스 개구부(118)가 베이스접합용 개구부(114)에 걸쳐지는 일은 없다. 이 공정에 의하여 P² 즐리실리콘용(115)과 SI/SI, ABA 용(111)의 중앙부를 제외한 부분으로 구성되는 외부베이스(116)가 형성된다. 여기서 본 실시에에서는 이 때, 제 3 퇴적산화막(117)과 P² 즐리실리콘용(115)과의 도면 중의 양단부를 에성하지 않고 남겨둔다. 이로써 에정한 욕벽에 부탁하는 잔류롭을 최대한 역제함 수 있다.

다음, 도 4의 (a)에 나타내는 공장에서, CYD에 의하여 웨이퍼 전면 상에 두째 약 30m의 제 4 퇴적산화막(120)과 두째 약 150m의 물리실리콘막을 퇴적시킨다. 그리고 이방성 드라이에청으로 제 4 퇴 적산화막(120) 및 물리실리콘막을 에치백하여, P^{*} 물리실리콘송(115) 및 제 3 퇴적산화막(117)의 촉면 상 에 제 4 퇴적산화막(120)를 개재하고 물리실리콘으로 이루어지는 촉벽(121)을 형성한다. 미어서 동산 등 에 의한 습식에청을 실시하여, 제 2 퇴적산화막(112) 및 제 4 퇴적산화막(120) 중 노출된 부분을 제거한 다. 이 때 베이스 개구부(118)에서는 SI/SI, Bs, 용(111) 상부의 실리콘캡흥이 노출된다. 또 습식에청은 동방성이므로 제 2 퇴적산화막(112) 및 제 4 퇴적산화막(120)이 횡방향으로 에성되어, 베이스 개구부(118)의 치수가 확대된다.

다음에 도 4의 (b)에 나타내는 공정에서, 두폐 약 100m의 N 클리실리콘용(129b)(퇴직 시 비정질상태임)과, 두폐 약 200m의 N 플리실리콘용(129b)를 퇴적시킨 후, 드라이에청으로 N 플리실리콘용(129b) 및 N 플리실리콘용(129b)를 패터님함으로써 에미터 인출전국(129)를 형성한다. 이 때, 플리실리콘막을 퇴적시킬 때의 in-situ 도핑에 의하며 N 플리실리콘용(129a)에는 약 7×10 atoms cm 등 동도의 인(P)이 도핑되며, N 플리실리콘용(129b)에는 약 7×10 atoms cm 등 동도의 인(P)이 도핑된다. 그 후 925℃, 158a은의 조건으로 열쳐리를 실시하여, N 플리실리콘용(129b)으로부터 실리콘캡용(111a)으로 인(P)을 확산시킴으로써, 실리콘캡용(111a)에, 기관 깊이방향을 향하며 2×10 atoms cm 에서 1×10 atoms cm 장도까지의 분포로 인(P)을 도핑한다. 이로써 에미터(130)가 형성된다:

다음으로 도 약의 (a)에 나타내는 공정에서 드라이에청으로, 제 3 퇴적산화막(117), P^{*}플리실리콘송(115) 및 제 2 퇴적산화막(112)者 패터닝하여, 외부베이스(116)의 형상을 결정한다.

다음에 도 5의 (b)에서 나타내는 공정에서, 웨이퍼 상에 두째 약 120mm의 퇴적산화막을 형성한 章 드라이 예정을 실시하여, 에미터 인출진국(123)과 P^{*}를리실리콘흥(115) 축면에 즉벽(123)을 형성한다는 이 때의 드라이에청(오버에청)에 의하여 제 1 퇴적산화막(108)의 노출된 부분을 제거하여 에미터 인출진국(129), P^{*}플리실리콘총(115) 및 N^{*}클릭터 인출총(107)의 표면을 노출시킨다.

그리고 도 1에 나타내는 구조를 얻기 위하여 다음과 같은 처리를 실시한다. 우선 스퍼터링으로 웨이퍼의 전면 상에 두배 약 40m의 티탄막을 퇴적시킨 후 675°C, 30sec의 RTA(단시간 어닐링)를 실시합으로써, 에 미터 인출전극(129), P^{*}를리실리콘총(115) 및 N^{*}를렉터 인출총(107)이 노출된 표면에 TI실리사이드총(124)를 형성한다. 그 후 티탄막의 미반응부분만을 선택적으로 제거한 뒤에 TI실리사이드 총(124)의 결정구조를 변화시키기 위한 어닐링을 실시한다.

다음으로, 웨이퍼 전면 상에 총간절연막(125)을 형성하며, 총간절연막(125)을 관통하며 메미터 인출전극(125), P^{*}클리실리콘총(115) 및 N^{*}클릭터 인출총(107) 상에 디실리사이드총(124)에 도달하는 집 속공을 형성한다. 그리고 각 접속공 내에 막을 매입시켜 튀릅러그(126)를 형성한 후, 웨이퍼 전면 상에 알루미늄 합금막을 퇴적시킨 다음, 이를 패터닝하여 각 빠르러그(126)로 접속되며 총간절연막(125) 상으로 연장되는 금속배선(127)을 형성한다.

이상의 공정으로, 도 1에 나타낸 구조를 갖는 HBT, 즉 심리콘기관(100) 중의 인(P)이 도핑된 혈증(역행

헬(101))으로 이루어지는 클랙터와, 봉소(8)가 도핑된 P^{*}SIL, Be, 총으로 이루어지는 베이스와, 인(P)이 도핑된 실리콘캡송(111a)으로 이루어지는 에미터를 구비한 HBT가 형성된다.

본 실시에의 HID 또는 그 제조방법에 의하면, 고 농도의 인(P)을 합유하는 N^{*} 플리실리콘송(129a)과 실리 콘캡송(111a) 사이에, 저 농도의 인(P)을 합유하는 N^{*}플리실리콘송(129b)을 개재시키므로, 실리콘캡송(111a)(에미터(130))에 고 농도의 인(P)미 확산됨에 키인하는 내부베이스송(119)의 봉소(B) 농 도분포의 확산을 억제할 수 있다.

도 6은 본 설시에의 에미터 인출전국(129)으로부터 실리콘기판(100)에 이르는 중단면에서 인(P) 및 봉소(B)의 농도분포를 모식적으로 나타내는 도면이다. 도 6에 나타내는 비와 같이, 에미터 인출전국(129) 중 N^{*}플리실리콘총(1294)에서는 인(P)의 농도가 활성화하기에 총본한 값이 되며, 원하는 HBT 특성을 얻기 위해 필요한 에미터 인출전국(129)의 저 저항성이 확보된다. 한편 실리콘캡슐(111a) 상부에 형성되는 에미터(130)에서는 고용한계 이하이며 또 에미터로서 기능하는 데 총본한 농도의 인(P)이 도핑된다. 또 내부베이스(119)로 될 P^{*}SI_{**}84.용에서 봉소(B)의 농도분포는, 실리콘캡슐(111a)이나 나-SI_{**}84.용으로 크게 넓어지는 일없이 준급함을 유지한다. 미와 같은 불순률 농도분포가 얻어지는 것은 다음과 같은 모의실함에 의하여 확인된다.

도 7은 P*Si, 6e, 6에서의 봉소(8) 중속확산이, 에미터 인출전극(129)을 구성하는 폴리실리콘용의 인(P) 농도에 따라 어떻게 변화하는지를 조사하기 위하여 실시한 모의실험 결과를 나타내는 도면이다. 도 7에서 가로속은 상대적 깊이를 나타내며, 세로속은 인(P) 또는 봉소(8)의 농도(atoms cm.**)를 나타낸다. 또한 스페이서인 I-SI, 6a, 8의 두째를 40m로 하며, 실리콘캡송의 두째를 40m로 하며, 실리콘캡송의 두째를 40m로 하며, 실리콘캡송의 두째를 40m로 하여 925℃, 15se으기 조건으로 확산을 위한 열처리를 실시했다는 조건설정을 한다. 단, 플리실리콘송 중에서의 확산에 의한 불순률 농도분포의 모의실험은 어려우므로, 플리실리콘송 내에서 불순률 농도는 일정한 것으로 가정한다. 또 도 7의 오른쪽에는 봉소(8) 및 인(P)의 각 데미터에 대하며 즐리실리콘송(0PS) 중의 인 농도(atoms cm.**)를 나타낸다. 예를 들어 데미터 8(0PS 7620)는 N를리설리콘송(1290)에 7×10 atoms cm.** 농도의 인(P)을 도핑했을 때, P*Si, 6a, 8 (내부베미스(119))에 도핑한 봉소가 어떻게 확산 됐는지를 나타내며, 데미터 P(0PS 7620)는 N를리실리콘송(1290)에 확산 됐는지를 나타내며, 데미터 P(0PS 7620)는 N를리실리콘송(1290)에 7×10 atoms cm.** 농도의 인(P)을 도핑했을 때, 실리콘캡송(111a) 내에 그 인(P)이 어떻게 확산 됐는지를 나타낸다.

도 7에 나타내는 바와 같이, 심리콘캡션(111a)에 접하는 됩리심리콘션에 약 7×10 atoms cm. 동도의 인(P)을 도핑했을 경우, P*Si, Bo, 중으로부터의 봉소 확산이 중속되어, 심리콘캡션 내에 봉소(B)의 미크가 나타낸다. 또 심리콘캡션에 접하는 퀄리심리콘션에 약 2×10 atoms cm. 농도의 인(P)을 도핑했을 경우, 실리콘캡션 중에 봉소(B)의 미크가 나타나는 일은 없지만, 심리콘캡션 및 I-Si, Bo, 션 내에 봉소(B)가 확산되며, 특히 HBT 중의 심리콘캡션 두 II가 10m일 때에 심리콘캡션의 최상부에서 약 3×10 atoms cm. 농도의 봉소(B)가 존재하게 되므로, 바람직하지 않은 것을 알 수 있다. 한편, 심리콘캡션에 접하는 플리심리콘션에 고직하여 약 7×10 atoms cm. 농도의 인(P)을 도핑했을 경우에는, P*Si, Bo, 용으로부터 실리콘캡션 및 I-Si, Bo, 용으로의 봉소(B) 확산이 역제되어, 봉소(B) 농도본포의 준급성이 유지된다. 또 실리콘캡션에서도 약 2×10 atoms cm. 농도의 인(P)이 도핑되므로, HBT의 통작에 필요한 농도의 불순률이 모든 영역에 도핑되게 된다.

즉 상술한 제조공정에 나타내는 바와 같이, 약 7×10[®]atoms cm⁻⁴의 저 동도 인(P)를 합유하는 바클리실 리콘용(129b)을 실리콘캡용(111a)의 바로 위에 퇴적시키고, 그 위에 약 7×10[®]atoms cm⁻⁴의 고 동도 인(P)을 합유하는 M^{*}클리실리콘용(129a)을 퇴적시킴으로써, 도 601 나타낸 바와 같은 불순률의 동도분 포가 실현됨을 알 수 있다.

사 플리실리콘용(129b)에서 인(P)의 동도는, 실리콘접용(111a)에 대하며 고용한계 농도의 인을 확산시키는 동도 이하의 동도인 인을 합유하는 것이 바람격하다. 실리콘접용(111a) 내에 고용한계 이상의 인(P)이 도핑되면 점 결합을 발생시키며, 이것이 봉소의 확산을 조장하는 것으로 생각되기 때문이다. 여기서, 실리콘 단결정으로의 인의 고용한계는 약 1×10° atoms, ca * 정도이며, 각종 반도체로의 인 고용한계는 그 반도체의 재결에 따라 정해지는 고유의 값이다. 한편, 사 플리실리콘용(129b)에서 인(P)의 농도는, 인(P)의 농도가 너무 낮으면 인(P) 확산을 위한 구동력을 얻을 수 없기 때문에, 실리콘접용(111a) 내에 인(P)의 확산이 가능한 농도 이상이 아니면 안 된다. 이 때의 실리콘접용(111a) 상단부와 사플리실리콘용(129b)의 인 농도 차이는, 도 7과 같은 모의실험에 의하여 구함 수 있으며, 샘물을 3 INS로 측정합으로써도 확인할 수 있다. 예를 들어 도 7에 나타내는 인(P)(DPS 7E19)의 데이터가 얼어진 사료의 경우, 실리콘접용(111a) 상단부 인(P)의 농도가 약 2×10° atoms ca *** 이며, 사물리실리콘용(129b)의 인(P) 농도가 약 6×10° atoms ca *** 이다. 다른 사료에 대해서도 고려하면, 이번에 모의실험을 실시한 샘물에 관한 한, 사물리실리콘용(129b)에는 실리콘접용(111a)에 도필하고자 하는 인(P)의 3 배 정도 농도의 인을 합유할 필요가 있게 된다. 단, 이 양자의 농도차는 플리실리콘이나 비정질실리콘(퇴적 사에는 일반적으로 비정질실리콘인 경우가 많다)의 퇴적조건이나, 바롱의 실리콘접용(111a)과 사물리실리콘용(129b)의 경

계층 상대, 예를 들어 자연산화막의 유무나 두께 등에 따라 다르다. 즉, N 플리실리콘송(129b)에 있어서 인(P) 농도의 적정한 범위는, 당해 제조공정에 대한 시료를 이용하여 실험적으로 결정할 수 있다.

또 N 클리실리콘용(1296) 두째의 범위는 N 클리실리콘용(1296) 중의 인(P) 동도와의 관계로 정해지며, N 플리실리콘용(1296)으로부터의 인(P) 확산에 의하며 실리콘캡용(1116)에 고용한계 이상의 인(P)이 도핑되지 않고, 또 에미터 인출전국(129) 전체에 필요한 제 저항성이 일어지는 범위라면 된다.

여기서, N^{*} 월리실리콘총(12%)과 N출리실리콘총(12%)의 2 홍뿐만 아니라 중간적 농도의 인을 합유하는 제 3 출리실리콘총총 양자간에 형성하는 등, 3 총 이상의 출리실리콘총을 형성해도 되고, 플리실리콘 중 에서 인 농도가 고용한계 이하의 농도에서 고용한계를 초과하는 농도까지 연속적으로 변화하도록 인을 도 평해도 된다.

(제 2 실시예)

도 8은 본 밥명 제 2 실시예의 해태로 내이롭라 트런지스터(HBT)인 반도체장치의 단면도이다. 단,도 8 에는 HBT의 구조만을 나타내지만, 공통 기판 상에 CMOSTUN이스가 구성되는 일이 많으며, 그 경우, 도시 하지 않는 영역에 CMOSTUN이스의 비S트런지스터가 형성되는 것으로 한다.

도 8에 나타내는 바와 같이 본 실시예의 HBT 구조는, 상기 제 1 실시예의 HBT 구조와 거의 마찬가지이지만, 에미터 인출전국(129)의 구조와 실리콘캡션(111a) 내의 불순물 동도분포 등이 다르다. 이하, 제 1 실시예와 마찬가지 구조에 대해서는 설명을 생략하고, 제 1 실시예와 다른 점만을 설명하기로 한다.

본 십시에에서 에미터 인출전극(123)은 N^{*} 폴리십리콘용만으로 구성되며, 십리콘캡용(111a) 상부인 에미 터용(130)에는 십리콘 단결정으로의 고용한계 이상 농도의 인(P)이 도핑된다.. 단 십리콘캡용(111a) 상부 에는 비교적 고 농도의 봉소(B)도 도핑 돼있으며, 후술하는 비와 같이 이 봉소(B)의 존재에 의하여, 내부 베이스로 웹 P^{*}SI₁₄8e용에서 봉소(B) 농도본포의 준급성이 유지된다.

도 9의 (a), (b)는 본 실시에에 있어서 반도체장치 제조광정의 일부를 나타내는 도면이다. 본 실시에에 서도 제 1 실시에의 도 2의 (a)-도 3의 (a)까지의 광정과 마찬가지로 실시한다. 단, 본 실시에에서 제 2 퇴적산화막(112)의 두께는 약 10~m이다.

또한 도 9의 (a)에 나타내는 공정에서, CVD법으로 웨이퍼 상에 비도프 즐리심리콘막을 퇴적시킨 후, 즐리심리콘막에 도즈량 3×10⁴ atoms: cm⁻²의 조건으로 봉소(B)의 이온주입을 심시하여 고 농도로 도핑된 두 때 약 150m의 P⁴ 즐리실리콘을(115)을 형성한다. 이어서, 두제 약 100m의 제 3 퇴적산화막(117)을 퇴적시킨 후, 950°C, 15sec의 조건으로 P⁴ 즐리실리콘을(115) 중의 봉소(B)을 확산시킨다. 이 열처리에 의하여 P⁴ 플리실리콘을(115) 중의 봉소(B)가 제 2 퇴적산화막(112)을 통과하여 실리콘캡을(111a) 중에 도 필된다.

다음으로 도 '9의 (b)에 나타내는 공정에서 드라이에청으로, 제 3 퇴적산화막(117)과 P^{*} 즐리실리콘송(115)을 패터팅하며, 제 3 퇴적산화막(117)과 P^{*} 즐리실리콘송(115)과의 중앙부에 제 2 퇴 적산화막(112)에 담하는 배미스 개구부(116)를 형성한다. 이 베미스 개구부(116)는 제 2 퇴적산화막(112)의 중앙부보다 작으며, 베미스 개구부(116)가 접합용 개구부(114)에 걸쳐지는 일은 없다. 이 공정에 의하여 P^{*}즐리실리콘송(115)과 \$1/\$1,...66,용(111)의 중앙부를 제외한 부분으로 구성되는 외부 베미스(116)가 형성된다.

그 후의 공정은 도시하지 않지만, 도 4의 (a)·도 9의 (b)에 나타낸 공정과 거의 마찬가지 처리를 실시한다. 단, 에미터 인출전국(129)을 형성할 때에는, N 플리심리콘증만을 퇴적시킨 후에 이를 패터닝하도록 하다.

도 11은 본 실시에의 반도체장치 제조공정과 같이, 산화막을 사이에 두고 P^{*}출리실리콘총으로부터 봉소(B)를 실리콘캡흥으로 확산시켰을 때의 SINS 측정 데이터를 LIET내는 도면이다. 도 11에서 가로속은 상대적 깊이를 LIET내며, 세로욕은 인(P) 또는 봉소(B)의 농도(atoms: cm ^{*})를 LIETU다. 그리고 P^{*}를 리실리콘송과 실리콘캡팅실리콘송에서 봉소의 농도를 1×10 atoms: cm ^{*}로 하며, 봉소 확산 시의 P^{*}플리실리콘송과 실리콘캡팅 사이에 개제하는 산화막 두페를 10m로 한다. 단, 도 11의 데이터는 P^{*}플리실리콘송을 패터닝한 후 인출전극을 형성한 것에 대한 데이터이다. 또 950°C, 15sec의 조건에서 드라이브인 확산을 위한 열쳐리를 실시한다. 데기서, 인(P)의 데이터는 정확한 값을 얻을 수 없으므로 도시되지 않지만, 도면 중 파선으로 LIET대는 분포가 될 것으로 추측된다.

도 11에 나타내는 바와 같이, 상기 도 10에 거의 대용하는 인(P) 및 통소(B)의 농도분포가 얻어지는 것을 알 수 있다. 즉 P^{*}SI., 8e, 용으로부터 양즉 실리콘캡션 및 I-SI., 6e, 용으로의 봉소(B) 확산이 억제되어, 봉소(B) 농도분포의 준급성이 유지된다. 즉, 실리콘캡션 (IIIa) 및 클렉터션(IIC) 즉으로의 봉소 확산도 억제된다. 도 11에 나타내는 바와 같이 본 실시예와 같은 제조공정에서, 미온주입에서는 중략이 큰 11B 만이 P^{*}플리심리콘션(115) 중으로 도핑되므로, 도 11에 나타난 봉소(B)의 피크는 P^{*}SI., 8e, 용으로부터의 봉소(B) 확산에 의한 것이 마니라, P^{*}플리심리콘션(IIIS)으로부터의 확산에 의한 것임을 알 수 있다. 여기서, SIKS에 의한 측정의 특성 상, 스퍼터링되는 영역에 즉이 있으므로, P^{*}SI., 8e,용 중의 봉소 농도분 포가 넓어지고 있는 것처럼 보이지만, 실제로는 준급한 분포가 있는 것으로 추욕할 수 있다.

즉 상습한 제조공정에 나타낸 비와 같이 제 2 퇴적산화막(112)를 사이에 두고 P⁺플리심리콘총(115)으로 부터 봉소(8)를 실리콘캡총(111a)까지 확산시킵으로써, 내부베이스인 P⁺SI→,8e,용의 봉소 농도분포를 준 급하게 유지할 수 있음이 경험적으로 확인된다.

이와 같이 P^{*}Si...Be.e 중의 봉소 농도분포가 준급하게 유지됩 수 있는 이유에 대해서는 아직 확인되지 않고 있다. 본 발명자의 추측으로는 H^{*} 즐리실리콘용으로 이루어지는 에미터 인출전국(123)으로부터 실 리콘 : 단결정에의 고용한계 이상의 고 농도 인(P)에 실리콘캡션(Illa)으로 확산될으로써, 실리콘캡션(Illa) 내에 점 결합이 발생하더라도, P^{*} 즐리실리콘션(Illa)으로부터 실리콘캡션(Illa)으로 확산된 봉소(B)에 의하여 집 결합이 점거되는 결과, P^{*} Si...Be.를 즉 내부베이스의 봉소(B) 확산이 역제되는 것으로 생각함 수 있다.

마라서 실리콘캡션(111a)의 적어도 상부에, P^{*}SI_F-8e.용(내부베이스)보다 고 동도의 봉소가 토핑되는 것 이 바람직하다. 또 실리콘캡션(111a) 전체에 봉소가 도핑되어도 된다.

여기서, 실리콘캡션(11a)에 있어서, 봉소(B)가 도꼽된 영역이, 이 영역의 봉소보다 고 농도 인이 도꼽된 영역에 포함되는 것이 바람직하다. 이로써 높은 내압성을 확보할 수 있기 때문이다.

(기타 실시예)

본 실시에에서는 P^{*} 폴리실리콘송(115)에 이온주입에 의하여 봉소(B)를 도핑했지만, In-situ 도핑법에 의 하여 P^{*}폴리실리콘송(115)에 봉소(B)를 도핑해도 된다.

또 실리콘캡용(111a) 상부에 봉소(B)를 고 농도로 도집하는 방법으로서는 본 실시에에서 설명한 방법에 한정되지 않는다. 제조공정의 도시는 생략하지만, 예를 들어 실리콘캡용(111a)을 에피텍설성장 시킬 때(제 1 실시에에서 도 2의 (b)에 나타낸 공정), 실리콘캡용(111a)의 상부에 봉소(B)를 고 농도로 in-situ 도핑하도록 해도 된다. 이 방법에 의하면, 상기 제 2 실시에의 제조방법보다, 실리콘캡용(111a) 등에서 의 불순물 농도분포를 인정되게 제어할 수 있다는 이점이 있다.

상기 각 실시에에서는 베이스용으로서 Si, 6e,용(0≤x<1)으로 구성했지만, 베이스용을 Si, 6e,용 대신에 Si, 8e,Cv용(0≤x, y <1)이나, Si, Cv용(0≤x <1)으로 구성해도 된다. 또 에이터, 플렉터 중 적어도 어느 하나를 Si, 6e,용, Si, 6e,Cv용 또는 Si, Cv용으로 구성해도 된다.

도 15는 제 1 실시예의 SI,,,Ba, 총 대신에 SI,,,,Ba,Cy총을 구성시킨 변형에에 관한 헤테로 바이올라 트린 지스터(HBT)의 단면도이다. 본 변형에에 있어서 HBT의 구조는, 상기 제 1 실시예의 HBT 구조와 거의 마 찬가지이지만 다음 점만이 다르다. SI기관(100)의 상면 중 클릭터 개구부(110)에 노출되는 부분과 제 1 퇴적산화막(108) 상에는, 두째 약 30mm의 비도프 총(SI,,,,Ba,Cy총)과 PB 불순률이 도핑된 두째 약 60mm

도 16은 제 2 실시에의 SI, Be, 용 대신에 SI, Be, Cys을 구성한 변형에에 관한 헤테로 바이올라 트런지 스터(HBT)의 단면도이다. 도 16에 나타내는 바와 같이 본 변형에에서의 HBT 구조는 상기 제 1 실시에 변 형에의 HBT 구조와 거의 마찬가지이지만, 에미터 인물전국(129)의 구조와, 실리콘캡을(151s) 내 불순물의 농도분포 등이 다르다. 이하, 제 1 실시에의 변형에와 마찬가지 구조에 대해서는 설명을 생략하고, 제 1 실시에의 변형에와 다른 점만을 설명하기로 한다.

본 변형에에서 에미터 인출전국(129)은 N 플리실리콘송만으로 구성되며, 실리콘캡송(151a) 상부인 에미터송(130)에는 실리콘 단결정에의 고용한계 미상 동도의 인(P)미 도광된다. 단, 실리콘캡송(151a) 상부

에는 비교적 고 농도의 봉소(8)도 도필되어 있어. 후술하는 바와 같이 이 봉소(8)의 존재에 의하여, 내부 베이스가 될 P^{*}Si.,,6e,Cy층에서 봉소(8) 농도분포의 준급성이 유지된다. 제조공정에 있어서sms, 제 2 실시에에서 Si.,6e,층의 에피택설성장 대신에 Si.,.6e,Cy층의 에피택설성장을 실시한다.

산업상이용자능성

본 발명의 반도체장치는 전자기기에 탈재되는 바이폴라 트랜지스터 등의 디바이스, 특히 고주파산호를 취 급하는 디바이스에 이용된다.

(57) 경구의 범위

청구항 1. 클릭터층으로 기능하는 N형 제 1 단결정 반도체총을 갖는 기판과,

상기 제 1 단결정 반도체총 상에 구성되며, P형 불순물을 합유하고 베이스총으로서 기능하는 P형 제 2 단 결정 반도체총과.

상기 제 2 단결정 반도체총 상에 구성되고, 상부에 고용한계 미하 동도의 인을 합유하며, 적어도 일부가 에미터로서 기능하는 제 3 단결정 반도체총과,

상기 제 3 단결정 반도체총 상에 구성되며, 상기 제 3 단결정 반도체총의 상기 상부보다 고통도의 언을 합유하는 반도체총으로 이루어자는 에미터 인출전극을 구비하는 반도체장치.

청구항 2. 클릭터총으로 기능하는 Mg 제 1 단결정 반도체총을 갖는 기판과,

상기 제 1 단결정 반도체용 상에 구성되며, P형 불순물을 합유하고 베이스종으로서 기능하는 P형 제 2 단 결정 반도체총과,

상기 제 2 단결정 반도체를 상에 구성되며, 적어도 삼부에 있어서 P형 불순물과 이 P형 불순물 농도보다 고농도의 인을 합유하고, 적어도 알부가 에미터로서 기능하는 제 3 단결정 반도체증을 구비하는 반도체장 치

청구함 3. 제 2 항에 있머서,

상기 제 3 단결정 반도체총의 상부에서 P형 불순물의 농도는, 상기 제 2 단결정 반도체총에서의 P형 불순물의 농도 이상인 것을 특징으로 하는 반도체장치.

청구함 4. 제 2 항 또는 제 3 항에 있어서,

상기 제 1 단결정 반도체총은 실리콘총이며,

상기 제 2 단결정 반도체층은 SiGe층이고,

상기 제 3 단결정 반도체총은 실리콘총인 것을 특징으로 하는 반도체장치

청구항 5. 제 2 항 또는 제 3 항에 있어서.

상기 제 1 단결정 반도체총은 실리콘총이다.

상기 제 2 단결정 반도체총은 SideC총미고,

상기 제 3 단결정 반도체총은 실리콘총인 것을 특징으로 하는 반도체장치.

용구함 6. 기판 상의 클릭터총으로서 기능하는 사형 제 1 단결장 반도체총 상에, 베미스총으로서 기능하는 P형 제 2 단결정 반도체총을 에파택설성장 시키는 공정(6)과,

상기 제 2 단결정 반도체총 상에, 제 3 단결정 반도체총을 예피택설성장 시키는 공청(b)과,

상기 제 3 단결정 반도체용 상에, 최하부에서 상기 제 3 단결정 반도체용의 고용한계 농도의 인을 제 3 단결정 반도체용으로 확산시키기 위한 농도 이하인 농도의 인을 합유하며, 상부에 있머서 상기 최하부보다 고농도의 인을 합유하는 반도체용을 퇴적시키는 공정(c)과,

상기 반도체용 내의 인을 확산시키기 위한 열청리를 살시하며, 상기 제 3 단결정 반도체총 상부에 고용한 게 미하인 농도의 인을 도평하며, 바미플라 트랜지스터의 에미터를 형성하는 광정(d)을 포함하는 반도체 장치의 제조방법.

청구항 7. 제 6 항에 있**대서**,

상기 공정(c)에서는. 상기 반도체용에 도핑하는 안의 농도를 상방을 향하며 단계적으로 높여 가는 것을 특징으로 하는 반도체장치의 제조방법:

청구항 8. 제 6 항에 있어서,

상기 공정(c)에서는, 상기 반도체출에 도핑하는 인의 농도를 상방을 향하여 연속적으로 높여 가는 것을 특징으로 하는 반도체장치의 제조방법.

원구항 9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,

상기 공정(a)에서는, 상기 제 1 단결정 반도체총으로서의 실리콘총 상에, 상기 제 2 단결정 반도체총으로 서 SiBe총을 에파택설성장 시키며,

상기 공정(b)에서는, 상기 제 3 단결정 반도체총으로서 심리콘총을 에파백설성장 시키는 것을 특징으로 하는 반도체장치의 제조방법 원구함 10. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,

상기 공정(a)에서는 장기 제 1 단결정 반도체총으로서의 실리콘총 상에, 상기 제 2 단결정 반도체총으로 서 SIBEC총을 에피택설성장 시키며,

상기 공정(b)에서는, 상기 제 3 단결정 반도체용으로서 실리콘용율 에피백설성장 시키는 것을 특징으로 하는 반도체장치의 제조방법.

청구합 11. 기관 상의 클릭터용으로서 기능하는 NB 제 1 단결정 반도체용 상에, 베이스용으로서 기능 하는 PB 제 2 단결정 반도체용을 에피택설성장 시키는 공정(a)과,

상기 제 2 단결정 반도체총 상에, 제 3 단결정 반도체총을 에피텍설성장 시키는 공정(b)과,

상기 제 3 단결정 반도체총의 적어도 상부에, P형 불순물을 도핑하는 공정(c)과,

상기 제 3 단결정 반도체총 상에, 인을 합유하는 반도체총을 형성하는 공정(d)과,

상기 반도체총 내의 인을 확산시키기 위한 열쳐리를 실시하여, 상기 제 3 단결정 반도체총 상부에 상기 공정(c)에서 도평된 P명 불순물보다 고농도의 인을 도평하여, 바이폴라 트랜지스터의 에미터를 형성하는 공정(e)을 포함하는 반도체장치의 제조방법.

원구항 12. 제 11 항에 있어서,

상기 공정(c)은 상기 공정(b)과 통시에, P형 불순률을 도핑하면서 상기 제 3 단결정 반도체총을 에피텍설 성장 시킴으로써 실행되는 것을 특징으로 하는 반도체장치의 제조방법.

원구함 13. 제 11 함에 있어서.

상기 공정(c)은. 상기 공정(b) 章, 상기 제 3 단결정 반도체충 내에 P형 불순률의 미온을 주입함으로써 실행되는 것을 특징으로 하는 반도체장치의 제조방법.

원구한 14. 제 I1 함에 있어서,


상기 공정(b) 후, 상기 공정(c) 전에, 상기 제 3 단결정 반도체총 상에 절연총을 형성하는 공정과,

상기 절연층 상에, P형 불순물을 합유하는 반도체총을 형성하는 공정을 추가로 포함하며,


상기 공정(c)은, 열처리에 의하여 상기 반도체용으로부터 상기 접면용을 통과시켜 상기 제 3 단결정 반도 체용으로 P형 불순물을 도입합으로써 실행되는 것을 특징으로 하는 반도체장치의 제조방법.


50


도의




S-02













<u>584</u>












<u><u><u>C</u>B</u></u>








⊊£8




















C OV M






도图55



도巴粉



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LÎNES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.